中芯新闻

中芯国际采用Cadence公司 DFM 和低功耗Silicon Realization技术构建其65纳米参考流程

2010年12月04日

 
上海  [2010-12-04]

中国领先的晶圆厂表示通过Cadence的Silicon Realization技术大幅提高了生产力

加州圣荷塞以及中国上海,2010年12月04日 – 全球电子设计创新领先企业Cadence设计系统公司 (NASDAQ: CDNS),今天宣布中国最大的半导体晶圆厂中芯国际集成电路制造有限公司(中芯国际,纽约证券交易所交易代码:SMI,香港联交所交易代码:0981.HK),已经将Cadence? Silicon Realization产品作为其65纳米参考流程4.1版本(Reference Flow 4.1)可制造性设计(DFM)以及低功耗技术的核心。以Cadence Encounter Digital Implementation System为基础,两家公司合作为65纳米系统级芯片(SoC)设计提供了一个完整的端到端的Silicon Realization流程。

经过严格评估,中芯国际选择了Cadence Silicon Realization产品,基于其强大的层次化流程 (hierarchical flow),应用于大规模和高质量的设计。中芯国际认为此紧凑结合了功能性、物理和电气领域的整合流程,可用于评估、逻辑设计、验证、物理实现与设计内签收,并大大提高设计师的效率、易用性, 及获得更具确定性的结果 (deterministic results)。

中芯国际流程中包含的Cadence Silicon Realization技术包括Incisive? Enterprise Simulator、 Encounter? RTL Compiler、 Encounter Test、 Encounter Conformal? Low Power、 Encounter Conformal Equivalence Checker、 Encounter Digital Implementation System、 QRC Extraction、 Encounter Timing System、 Encounter Power System、 Litho Physical Analyzer、 Litho Electrical Analyzer、 Cadence CMP Predictor 和 Assura? Physical Verification。

“我们的共同客户将会从Cadence对参考流程4.1的贡献中大大获益,它解决了在65纳米节点上遇到的两个重要问题,设计的余量和良率(design margins and yields)”中芯国际设计服务部资深总监朱敏说。“全面应用端到端Cadence Silicon Realization流程进行数字设计、验证与实现,结合我们的参考流程,将会让我们的客户达到更高的效率、生产力以及提高芯片的质量,缩短上市时间。”

Cadence最近公布了一款全新的全盘式Silicon Realization方法,芯片开发不再是传统的单点工具拼贴,而是采用流线化的端到端综合技术、工具与方法学。这种新方法着重于提供能确保达成Silicon Realization的产品和技术所需的三个条件:统一的设计意图、提取 (abstraction) 和收敛 (convergence)。这种方法是Cadence公司其 EDA360 (Electronic Design Automation 360, 一个新的电子自动化设计系统) 战略的一个关键组成部分,目标是提高生产力、可预测性和可盈利性,同时降低风险。

“作为中芯国际的长期合作伙伴,很高兴再次与他们的技术专家合作,帮助我们的共同客户开创一条Silicon Realization的快车道,”Cadence产品管理部总监David Desharnais说。“与领先的客户和中芯国际这样的设计链合作伙伴合作,是实现Cadence EDA360愿景的关键,也是实现更高生产力、可预测性和可盈利性的关键。”


关于 Cadence
Cadence公司成就全球电子设计技术创新,并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、设计方法和服务,来设计和验证尖端半导体器件、消费电子产品、网络和通讯设备以及计算机系统。公司总部位于美国加州圣荷塞市,在世界各地均设有销售办事处、设计中心和研究设施,以服务于全球电子产业。关于公司、产品及服务的更多信息,敬请浏览公司网站 www.cadence.com。

详情请洽:
Dean Solov
Cadence设计系统公司
408-944-7226
dsolov@cadence.com
Cadence、Encounter、Incisive和Cadence标志是Cadence设计系统公司在美国和其他国家的注册商标。所有其他商标是其相关所有者的商标。


关于中芯国际
中芯国际集成电路制造有限公司(“中芯国际”, 纽约证交所股票代码:SMI,香港联合交易所股票代码: 981),是世界领先的集成电路晶圆代工企业之一,也是中国内地规模最大、技术最先进的集成电路晶圆代工企业。中芯国际向全球客户提供0.35微米到45/40纳米晶圆代工与技术服务。中芯国际总部位于上海,在上海建有一座300mm晶圆厂和三座200mm晶圆厂。在北京建有两座300mm晶圆厂,在天津建有一座200mm晶圆厂,在深圳有一座200mm晶圆厂在兴建中,在成都拥有一座封装测试厂。中芯国际还在美国、欧洲、日本提供客户服务和设立营销办事处,同时在香港设立了代表处。此外,中芯国际代武汉新芯集成电路制造有限公司经营管理一座300mm晶圆厂。
详细信息请参考中芯国际网站http://www.smics.com
安全港声明
(根据1995 私人有价证券诉讼改革法桉)

本次新闻发佈可能载有依据1995 美国私人有价证券诉讼改革法桉的“安全港” 条文所界定的「前瞻性陈述」。该等前瞻性陈述(包括有关合作预期带来的裨益之陈述)乃根据中芯国际对未来事件的现行假设、期望及预测而作出。中芯国际使用「相信」、「预期」、「打算」、「估计」、「可能」、「期望」、「预测」或类似的用语来标识前瞻性陈述,儘管并非所有前瞻性声明都包含这些用语。该等前瞻性陈述乃反映中芯国际高级管理层根据最佳判断作出的估计,存在重大已知及未知的风险、不确定性以及其他可能导致中芯国际实际业绩、财务状况或经营结果与前瞻性陈述所载资料有重大差异的因素。

投资者应考虑中芯呈交予美国证券交易委员会(「证交会」)的文件资料,包括其于二零一零年六月二十九日以20-F 表格形式呈交给证交会的年报,特别是在「风险因素」和「管理层对财务状况和经营业绩的讨论与分析」部分,并中芯不时向证交会(包括以6-K 表格形式),或联交所呈交的其他文件。其他未知或未能预测的因素亦可能会对本公司的未来业绩、表现或成就造成重大不利影响。鉴于该等风险、不确定性、假设及因素,本新闻发佈所讨论的前瞻性事件可能不会发生。阁下务请小心,不应不当依赖该等前瞻性陈述,有关前瞻性陈述仅就该日期所述者发表,倘并无注明日期,则就本中期报告刊发日期发表。除法律规定者外,中芯国际概不对因新资料、未来事件或其他原因引起的任何情况承担任何责任,亦不拟更新前瞻性陈述。

垂询详情,敬请联系:

林学恒
公共关系
电话:+86-21-3861-0000 x12349
电邮:Peter_LHH@smics.com

缪为夷
公共关系
电话:+86-21-3861-0000 转10088
电邮:Angela_Miao@smics.com